입력2023.05.09. 오전 10:19

레이저로 반도체 칩 내에서 정확한 타이밍의 클럭 신호 분배 가능

김정원 KAIST 기계공학과 교수.[KAIST 제공]

[헤럴드경제=구본혁 기자] 최근 반도체 칩의 성능이 급격하게 향상됨에 따라, 보다 정확한 타이밍으로 칩 내의 다양한 회로 블록들의 동작을 동기화시키는 클럭(clock) 신호를 공급하는 기술의 중요성이 커지고 있다.

카이스트(KAIST)는 기계공학과 김정원(사진) 교수 연구팀이 레이저를 이용해 반도체 칩 내에서 초저잡음 클럭 신호를 생성하고 분배할 수 있는 기술을 개발했다고 9일 밝혔다.

기존 클럭 신호의 정확성은 피코초(1조 분의 1초) 수준이었지만 이번에 개발된 기술을 이용하면 기존의 방식보다 월등한 펨토초(femtosecond, 10~15초, 천 조 분의 1초) 수준의 정확한 타이밍을 가지는 클럭 신호를 칩 내에서 생성하고 분배할 수 있다. 또 클럭 분산 과정에서 발생하는 칩 내에서의 발열 또한 획기적으로 줄일 수 있다.

고성능의 반도체 칩 내에서 클럭 신호를 분배하기 위해서는 클럭 분배 네트워크에 많은 수의 클럭 드라이버들을 사용해야 한다. 하지만 이로 인해 발열과 전력 소모가 커질 뿐 아니라 클럭 타이밍도 나빠지게 된다. 칩 내의 클럭 타이밍은 무작위적으로 빠르게 변화하는 지터(jitter)와 칩 내의 서로 다른 지점 간의 클럭 도달 시간 차이에 해당하는 스큐(skew)에 의해 결정되는데, 클럭 드라이버들의 개수가 늘어남에 따라 지터와 스큐 모두 통상 수 피코초 이상으로 커지게 된다.

연구팀은 이 문제를 해결하기 위해 펨토초 이하의 지터를 가지는 광주파수빗 레이저를 마스터 클럭으로 하는 새로운 방식의 클럭 분배 네트워크 기술을 선보였다. 이는 광주파수빗 레이저에서 발생하는 광 펄스들을 고속 광다이오드를 이용해 광전류 펄스로 변환한 후 반도체 칩 내의 금속 구조 형태로 된 클럭 분배 네트워크를 충전 및 방전하는 과정을 통해 구형파 형태의 클럭 신호를 생성하는 방식이다.
 

광학 기반 클럭 분배 네트워크(CDN)의 구성도와 클럭 발생 원리 및 기존 방식과의 성능 비교.[KAIST 제공]

특히 이 기술을 사용하면 클럭 분배 네트워크의 클럭 드라이버들을 제거한 금속 구조만을 통해 칩 내에서 클럭을 분배할 수 있어, 타이밍 성능을 개선할 수 있을 뿐 아니라 칩 내 발열도 획기적으로 줄일 수 있다. 그 결과 지터와 스큐를 기존 대비 1/100 수준인 20펨토초 이하로 낮춘 뛰어난 타이밍 성능을 보일 수 있었으며, 칩내 클럭 분산 과정에서의 전력소모 및 발열 역시 기존 방식 대비 1/100 수준으로 낮출 수 있었다.

김정원 교수는 “현재 아날로그-디지털 변환기와 같은 고속 회로에 매우 낮은 지터의 샘플링 클럭 신호를 공급해 성능을 향상하는 연구를 진행 중”이라면서 “3차원 적층 칩과 같은 구조에서 발열을 줄일 수 있을 지에 대한 후속 연구도 계획하고 있다”고 밝혔다.

삼성미래기술육성센터 지원으로 수행된 이번 연구성과는 국제학술지 ‘네이처 커뮤니케이션즈’ 4월 24일 게재됐다.
 

구본혁 nbgkoo@heraldcorp.com

기자 프로필