삼성전자가 오는 2027년 첨단 파운드리 기술을 도입해 인공지능(AI) 칩 개발부터 위탁생산, 조립에 이르는 원스톱 솔루션을 구축하겠다고 밝혔다. 삼성전자의 최선단 파운드리 기술과 메모리ㆍ어드밴스드 패키지(Advanced Package) 분야 협력을 통해 세계 파운드리 시장 1위인 대만 TSMC를 바짝 추격한다는 계획이다.

최시영 삼성전자 파운드리 사업부 사장은 12일(현지시간) 미국 실리콘밸리에서 열린  '삼성 파운드리 포럼 2024(Samsung Foundry Forum 2024)'에서 이 같은 비전을 발표했다. 'Empowering the AI Revolution'라는 주제로 열린 이번 포럼에서 삼성전자는 고객의 AI 아이디어 구현을 위한 삼성만의 차별화된 전략을 제시했다.

이번 파운드리 포럼은 삼성전자 DS부문 미주총괄(DSA) 사옥에서 개최됐다. 포럼에는 르네 하스(Rene Haas) 암(Arm) CEO와 조나단 로스(Jonathan Ross) 그로크(Groq) CEO 등 업계 주요 전문가들이 참석했다. 포럼 참석자들은 삼성전자의 기술과 사업 현황뿐 아니라 30여개 파트너사가 마련한 부스로 다양한 반도체 기술과 솔루션, 협력 방안을 공유했다.

최선단 파운드리 공정으로 팹리스 수요 지원

최 사장은 기조연설에서 "AI를 중심으로 모든 기술이 혁명적으로 변하는 시점에서 가장 중요한 건 AI 구현을 가능하게 하는 고성능ㆍ저전력 반도체"라며 "삼성전자는 AI 반도체에 최적화된 GAA(Gate-All-Around) 공정 기술과 적은 전력 소비로도 고속 데이터 처리가 가능한 광학 소자 기술로 AI 시대에 고객들이 필요로 하는 원스톱(One-Stop) AI 솔루션을 제공할 것"이라고 말했다.

삼성전자는 2027년 1.4나노 공정 양산을 계획하고 있으며 목표한 성능과 수율을 확보했다는 입장이다. 3나노 공정에 게이트 올 어라운드(GAA) 트랜지스터 기술을 최초로 적용해 2022년부터 양산중이다. 올해 하반기 2세대 3나노 공정 양산을 시작하고 2나노에도 적용할 계획이다.

AI와 HPC, 전장, 엣지컴퓨팅 등 주요 응용처별 공정을 제공하고 있는 삼성전자는 올해 행사에서 SF2Z, SF4U를 추가로 공개했다. 삼성전자는 BSPDN(후면전력공급 기술, Back Side Power Delivery Network) 기술을 적용한 2나노 공정(SF2Z)을 2027년까지 준비한다는 목표다. BSPDN은 전류 배선층을 웨이퍼 후면에 배치해 전력과 신호 라인의 병목 현상을 개선하는 기술이다. 

또 기존 2나노 공정 대비 PPA(공정을 평가하는데 있어 중요한 지표인 소비전력, 성능, 면적) 를 개선한  SF2Z를 발표했다. 기존 기술 대비 전류의 흐름을 불안정하게 만드는 '전압강하' 현상을 대폭 줄일 수 있어 고성능 컴퓨팅 설계 성능을 향상시킬 수 있다는 특징이다.  또 삼성전자는 신규 공정인 4나노 SF4U로 기존 4나노 공정 대비 광학적 축소(optical shrink)로 PPA 경쟁력을 향상시키고 2025년에 양산하겠다고 설명했다.
 

AI 솔루션 턴키 서비스 제공

삼성전자는 향후 파운드리와 메모리, 어드밴스드 패키지 등 세 개 사업 분야간 협력을 통해 고성능·저전력·고대역폭 강점을 갖춘 통합 AI 솔루션을 선보이겠다고 밝혔다. 삼성전자는 2027년 중 AI 솔루션에 광학 소자를 통합해 '원스톱 AI 솔루션'을 구축할 방침이다. 삼성의 통합 AI 솔루션을 활용하는 팹리스(반도체 설계 전문 기업) 고객은 파운드리, 메모리, 패키지 업체를 각각 사용하는 것에 비해 칩 개발부터 생산에 걸리는 시간을 약 20%까지 단축할 수 있다. 

삼성전자는 파운드리 사업부의 사업 경쟁력 강화를 위해 고객과 응용처별 포트폴리오를 다변화한다는 목표다. AI 제품 수주 규모는 전년 대비 80% 성장하고 있고, 삼성전자는 이에 대응하기 위해 8인치 파운드리와 성숙 공정에서도 PPA와 가격경쟁력을 개선한 공정 포트폴리오를 제공하고 있다. 

고객사와의 접점도 지속적으로 강화한다. 삼성전자는 13일(현지시간) 'SAFE(Samsung Advanced Foundry Ecosystem) 포럼 2024'를 개최한다. 삼성전자와 MDI(Multi Die Integration, 멀티 칩 결합) 파트너사들은 이번 워크숍에서 협력 방안을 심도있게 논의하는 등 파트너십을 더욱 강화하고, 2.5D와 3D 반도체 설계에 대한 종합적인 솔루션을 구체화할 예정이다.

행사에는 마이크 엘로우(Mike Ellow) 지멘스 CEO, 빌 은(Bill En) AMD VP, 데이비드 라조브스키(David Lazovsky) 셀레스티얼 AI CEO 등이 참석해 AI 시대에 요구되는 칩과 시스템 설계 기술의 발전 방향에 대한 논의를 이어간다.